.

Das Radialfehlersignal hält während der Wiedergabe das Lasersystem in der Spur, während bei Search-Funktionen das System quer über die Spuren geführt werden muß. Um die Spurführung aufrecht zu erhalten, müssen dem Servoprozessor Informationen darüber zugeführt werden, ob sich das Abtastsystem über einer Spur befindet oder nicht.

Diese Information liefert das TL-Signal. Dieses Signal wird bei Vorliegen zweier Bedingungen erfüllt. Die Servo-Prozessorroutine bei Spurverlust- Behandlung wird durch das TL-Signal nur bei Einwirkung von Stößen auf den Player eingeleitet. Im letzteren Fall kann TL, von entsprechender Software unterstützt, für eine extreme Konstanz der Spurhaltung bei mechanischer Einwirkung sorgen.

Durch die bei Einstrahlsystemen verwendete doppelte Foucault-Fokussierung (Wirbelstrom- Fokussierung) kann der Laserspot selbst bei einem Höhenschlag der Platte von 1mm im Fokuspunkt gehalten werden.

Dieser erzeugt zwei verschiedene Fokusfehlersignale (FE und FELAG) für den Fokussier-Servokreis. FELAG ist das Basisfokus- Fehlersignal, FE ist die korrigierte Version von FELAG. Diese Normierung kompensiert die ungleiche Ausleuchtung der beiden Diodenpaare, hervorgerufen durch einen Radialtracking-Fehler.

Folgt der Laserstrahl während der Wiedergabe exakt der Spur, so gilt das für die Ströme I-fe entspricht ~ I-felag.

Während der Startphase muß der Laserstrahl, ausgehend von einer unbekannten Ruheposition der Optik, fokussiert werden. Die Initialisierung wird mittels des permanenten Signals (SI/RD) zur Fo-kussierung durchgeführt.

.

• Anmerkung : Ein PLL "Phase locked loop" Konzept (oder Kreis) soll ein voreingestelltes Frequenz-Signal immer wieder auf das Referenzsignal "zwingen". Im sogenanten Loop (Kreis) wird so lange (nach-)geregelt, bis die Phase des geregelten Signales mit dem Vergleichssignal überein stimmt und das funktioniert sehr gut.
• Auch bei analogen Plattenspielern mit elektronischem oder Direktantrieb wird so die Drehzahl bei unterschiedlicher Belastung des Motors konstant gehalten.

.

Um den Bittakt aus dem digitalisierten HF-Signal, welches mit 4,3218 MBit/s ankommt, zu gewinnen, wird ein schmalbandiger PLL-Kreis verwendet. Die PLL-Schleife besteht aus zwei digitalen Frequenzdetektoren (grobe und feine Frequenzregelung), einem Phasendetektor, einem Loopfilter und einem VCO.

Die beiden Frequenzdetektoren haben die Aufgabe, die PLL-Frequenz in den Fangbereich des Phasendetektors zu steuern. Der VCO arbeitet als vollständig integrierter RC-Oszillator, der auf der doppelten Frequenz der Eingangsrate arbeitet. Intern wird diese Frequenz geteilt. Die entstehende Frequenz wird als Clock für den Demodulator und die Ein- und Ausgabeschieberegister verwendet.

Der Frequenzdetektor für die Grobabstimmung vergleicht die VCO-Frequenz mit der halben Frequenz des externen Taktes. Zudem liefert der Detektor Steuersignale für die Grobabstimmung des VCO, um dann den Fangbereich der Feinabstimmung zu erreichen.

Der Fangbereich erstreckt sich von 2,8224 MHz bis 5,6448 MHz. Der Fein-Frequenzdetektor modifiziert die VCO-Abstimmung soweit, daß die Frequenz innerhalb des PLL-Fangbereiches liegt. Diese Feinabstimmstufe wird nach dem Einrasten der PLL intern abgeschaltet, und der VCO wird nur noch über den Phasendetektor gesteuert.

Die abgetrennten seriellen Daten werden in einem mit 4,3218 MHz getakteten 23 Bit-Schieberegister in Paralleldaten umgewandelt. In diesem Register wird der Beginn eines jeden Datenframes, also das Synchronisier-Bitmuster, detektiert. Ferner werden mittels dieses Schieberegisters die Aufbereitung der 14 Bit-Datensymbole für den EFM-Decoder vorgenommen und hiermit Datenlängenfehler detektiert.

Zufällige Synchronisationsmuster können den EFM-Decoder außer Tritt bringen. Diese Fehlinformationen können durch Drop-outs oder Fingerabdrücke auf der CD entstehen. Bei evtl. verwendetem Doppel-Synchronisations- Muster- Detektionsverfahren wird der Bitzähler mit der Teilerzahl (588) nur dann zurückgesetzt, wenn er zwei Bitmuster in korrektem, das heißt in 588-Bit-Abstand detektiert.

Da der durch Demodulation gewonnene Datentakt mit dem einlaufenden Datentakt phasenstarr verkoppelt ist, wird entsprechend der EFM-Codierungstabelle jedem 14Bit-Wort eines von 256 8Bit-Worten zugeordnet.

Ebenfalls detektiert werden Subcodedaten, die dann vom Subcodeprozessor weiterverarbeitet werden. Die Audio-Daten gelangen zusammen mit dem zugehörigen Fehlerflag-Bits zu einem Vor-FIFO-RAM., die hier kurz zwischengespeichert werden und so eine Fehlerkorrektur der Daten ermöglichen.

Der Subcode-Bereich führt folgende Aufgaben aus: Generierung eines seriellen Bitstromes aus den Subcodedaten, Erzeugung des Pause-Bits, um das Auffinden des nächsten Programmstückes auf Disc zu ermöglichen, Verarbeitung der Q-Kanal-Subcodedaten, Erzeugung der Deemphasis-(DEEM)Informationen.

Zum einen stehen Subcode-Daten einmal als 588-Bit-Frame als 10 Bit Burst (SDAB) zur Verfügung, gesteuert durch den Takt (SCAB). Jeder Burst beinhaltet folgende Informationen: Subcode Kanal bis Q, R, S, T, V, W, Q-Kanal Paritätsprüfflag, Subcodefeh-lerflag, Subcode-Synchronsignal.

Anschließend an den Taktburst wird ein Pausenbit (P-Bit) ausgegeben, welches mit der ansteigenden Flanke von SWAB ausgelesen wird. Das Pausensignal wird zwischen den Programmstücken (Tracks) generiert und ist während der Spursprungfunktion nicht definiert. Zur Zeit erhält nur der Q-Kanal des Subcodes Informationen (Tracknummer, Indexnummer, Deemphasis-Signal, Absoluttime, Relativtime). Im Q-Kanal-Prozessor werden die Q-Bits aus 96 aufeinanderfolgenden Datenbursts kumuliert.

16 Bit werden für eine Überprüfung auf Übertragungsfehler (CRC) verwendet, die übrigen 80 Bit werden an den Servo-prozessor ausgegeben. Die Kommunikation zwischen Prozessor und Decoder verläuft auf der Basis des Handshaking-Protokolles, um die Rechenzeit zu minimieren. Wünscht der Prozessor Daten zu erhalten, sendet er über QRA ein Anforderungssignal an den Decoder. Steht ein vollständiges Datenframe (80 Bit) zur Verfügung, quittiert dieser den Empfang der Anforderung und aktiviert Q-DATA, den seriellen Datenausgang.

Die Daten werden nun, kontrolliert durch die Clock QCL, seriell ausgegeben. Der Prozessor beendet die Anforderung, indem die QRA-Leitung auf 0 gezogen wird. Dadurch wird der QDATA-Ausgang abgeschaltet und der Decoder beginnt wieder mit dem Sammeln neuer Subcodedaten. Das Deemphasissignal wird aus dem vierten Bit des Q-Kanals gewonnen und dann ausgegeben; es dient dazu, die Übertragungscharakteristik des nachgeschalteten Tiefpaßanalogfilters zu modifizieren.

Der Decoder als Zusammenfassung von verschiedenen Schaltungsaufbauten verarbeitet das vom Servoteil zur Verfügung gestellte HF-Signal weiter. Hierzu wird es mittels einer Datenabtrennstufe (Dataslicer) in ein Digitalsignal umgewandelt. In einem hochstabilisierten PLL-Kreis wird der Datentakt zurückgewonnen.

Das Datensignal wird im EFM-Decoder, aus einem 14-Bit- ein 8-Bit-Datenwort, umgewandelt. Jetzt können Audio-Informationen und Subcode-Daten getrennt und der Weiterverarbeitung zugeführt werden. Die Audio-Informationen durchlaufen fehlerkorrigiert eine Interpolationslogik. Mittels eines 16-Bit-DAW-Wandlers wird das serielle Analogsignal regeneriert. Der Datenverkehr zwischen Decoder und DAW erfolgt über einen I2-S-Bus.

Die Aufgabe des Decoders besteht darin, Datenabtrennung, PLL zur Rückgewinnung des Bittaktes, Synchronisationkreise, EFM-Demodula-tor, Subcode-Prozessor mit Rückgewinnung und Ausgabe, Fehlerinterpolationsschaltung, FIFO-Speicher (Plattendrehzahl- Schwankungskontrolle), Erzeugung der Plattenteller-Drehzahlregelungssignale, Mutingfunktionen, I2-S Bus-Schnittstelle durchzuführen.
.